# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-093976

(43) Date of publication of application: 06.04.2001

(51)Int.Cl.

H01L 21/768 H01L 21/3205

(21)Application number: 11-267444

(71)Applicant : NEC CORP

(22)Date of filing:

21.09.1999


(72)Inventor: MATSUBARA YOSHIHISA


# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

# (57) Abstract:

PROBLEM TO BE SOLVED: To improve resistance to electromigration, improve adhesion and reduce contact resistance, wiring resistance and the like by increasing the adhesion at an interface between copper wirings and connection plugs formed on them.

SOLUTION: An alloy layer 10 is formed through reaction of the material of a barrier metal film and copper, between a copper film 5a and the tantalum base barrier metal film 2b.





# **LEGAL STATUS**

[Date of request for examination]

09.08.2000

(a)

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3329380

[Date of registration] 19.07.2002

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-93976

(P2001-93976A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 21/768 21/3205 H01L 21/90

B 5F033

21/88

M

# 審査請求 有 請求項の数7 OL (全 14 頁)

(21)出願番号

(22)出籍日

特願平11-267444

201<del>444</del>

平成11年9月21日(1999.9.21)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 松原 義久

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100088328

弁理士 金田 暢之 (外2名)


最終頁に続く


# (54) 【発明の名称】 半導体装置およびその製造方法

# (57)【要約】

【課題】銅配線とその上部に形成される接続プラグとの間の界面の密着性を高め、エレクトロマイグレーション耐性の向上、密着性の向上、およびコンタクト抵抗や配線抵抗の低減を図ること。

【解決手段】銅膜5aとタンタル系バリアメタル膜2b との間に、バリアメタル膜の材料および銅が反応してな る合金層10を設ける。





# 【特許請求の範囲】

【請求項1】 半導体基板上に、銅系金属からなる配線層と、該配線層の上面に接して形成された接続プラグとを備えた半導体装置であって、前記接続プラグは、導電膜と、該導電膜の側面および底面を覆うバリアメタル膜とからなり、前記導電膜の底面を覆うバリアメタル膜と前記配線層との間に、前記バリアメタル膜の材料および前記銅系金属が反応してなる合金層を有することを特徴とする半導体装置。

【請求項2】 前記バリアメタル膜の材料がチタンを含むことを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記バリアメタル膜の材料がタンタルを 含むことを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記バリアメタル膜は、タンタル膜および窒化タンタル膜がこの順で積層した膜であることを特徴とする請求項3に記載の半導体装置。

【請求項5】 半導体基板上に、銅系金属からなる配線層を形成する工程と、該配線層上に絶縁膜を形成した後、該絶縁膜中に、前記配線層に達する接続孔を設ける工程と、全面にチタンを含むバリアメタル膜を成膜した後、該バリアメタル膜上に、前記接続孔を埋め込むように導電膜を成膜する工程と、化学的機械的研磨またはエッチバックを行い、前記接続孔にのみ前記導電膜を残す工程とを含み、前記導電膜を成膜する工程において、導電膜の成膜と同時にバリアメタル膜の一部を前記銅系金属と反応せしめ、前記接続孔の底部に、銅系金属およびチタンが反応してなる合金層とバリアメタル膜の未反応層とがこの順で積層した構造を形成することを特徴とする半導体装置の製造方法。

【請求項6】 半導体基板上に、銅系金属からなる配線層を形成する工程と、該配線層上に絶縁膜を形成した後、該絶縁膜中に、前記配線層に達する接続孔を設ける工程と、全面に、タンタルを含むバリアメタル膜を成膜した後、該バリアメタル膜上に、前記接続孔を埋め込むように導電膜を成膜する工程と、化学的機械的研磨またはエッチバックを行い、前記接続孔にのみ前記導電膜を残す工程とを含み、前記導電膜を成膜する工程において、導電膜の成膜と同時にバリアメタル膜の一部を前記銅系金属と反応せしめ、前記接続孔の底部に、銅系金属およびタンタルが反応してなる合金層とバリアメタル膜の未反応層とがこの順で積層した構造を形成することを特徴とする半導体装置の製造方法。

【請求項7】 前記バリアメタル膜は、タンタル膜および窒化タンタル膜がこの順で積層した膜であることを特徴とする請求項6に記載の半導体装置の製造方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、銅配線および接続 プラグを備えた半導体装置およびその製造方法に関す る。

#### [0002]

【従来の技術】半導体素子の高速化に対する要請から、 近年、配線材料として銅等の低抵抗材料が利用されるよ うになってきた。ところが、銅はエッチングが困難なた め、いわゆるダマシンプロセスにより配線層が形成され ることとなる。

【0003】ダマシンプロセスによる銅配線層が積層した半導体装置では、各配線層を接続する接続プラグを設ける必要がある。接続プラグに用いる金属材料として、銅あるいはタングステンが通常用いられる。このうち、タングステンは、埋め込み性が良好であるという利点を有しており、広く利用されている。

【0004】図2は、タングステンプラグを備えた従来の銅配線構造を示すものである。図に示す構造では、不図示の半導体基板上に、シリコン酸化膜1a、シリコン酸窒化膜11、シリコン酸化膜1b、シリコン酸窒化膜12、シリコン酸化膜1c、シリコン酸窒化膜13、およびシリコン酸化膜1dがこの順で積層している。

【0005】シリコン酸化膜1a中には、半導体基板の拡散層に接続するコンタクトプラグが形成されている。コンタクトプラグは、Ti/TiNからなるバリアメタル膜6aおよびタングステン膜3aにより構成されている。シリコン酸化膜1b中には、上記コンタクトプラグの上面と接続する第一の銅配線が形成されている。第一の銅配線は、タンタル系バリアメタル膜4aおよび銅膜5aにより構成されている。シリコン酸化膜1c中には、第一の銅配線の上面と接続する層間接続孔が形成されている。層間接続孔は、チタン系バリアメタル膜6bおよびタングステン膜3bにより構成されている。シリコン酸化膜1d中には、層間接続孔の上面と接続する第二の銅配線が形成されている。第二の銅配線は、タンタル系バリアメタル膜4bおよび銅膜5bにより構成されている。

【0006】以下、図2の従来の配線構造の製造方法について、図10~12を参照して説明する。

【0007】図10(a)は、コンタクトプラグおよび第一の銅配線を形成した段階の工程断面図である。まず図10(a)の状態に至るまでの工程について説明する。はじめに、トランジスタ等の素子を形成した半導体基板(不図示)上にシリコン酸化膜1aを成膜した後、ドライエッチングによりスルーホールを形成し、その内部を埋め込むようにバリアメタル膜6aおよびタングステン膜3aをこの順で形成する。その後、化学的機械的研磨(Chemical Mechanical Polishing:CMP)による平坦化を行い、タングステンプラグを形成する。次に、シリコン酸窒化膜11、シリコン酸化膜1bを成膜後、これらの膜中に配線溝を形成し、その内部を埋め込むように、TaおよびTaNがこの順で積層したタンタル系パリアメタル膜4aおよび銅膜5aをこの順で形成する。その後、CMPによる平坦化を行い、銅配線を形成

する。次に、シリコン酸窒化膜12、シリコン酸化膜1cを成膜後、その上に、所定形状にパターニングされたレジスト膜15を設ける。こうして、図10(a)の状態となる。

【0008】 つづいて、フルオロカーボン系のガスを用いてシリコン酸窒化膜 12が露出するまでドライエッチングを行い、スルーホール 16を形成する。次いで、酸素プラズマアッシング等によりレジスト膜 15を除去する。

【0009】次に、エッチングガスを代えてシリコン酸 窒化膜12のエッチングを行う(図10(c))。

【0010】つづいてスパッタリング法を用い、シリコン酸化膜1c上の全面にチタン膜を成膜した後、反応性スパッタリング法を用い窒化チタン膜を成膜する。反応性スパッタリング法は、Tiターゲットを使用し、スパッタ粒子が半導体基板に到達するまでの間に窒素と反応させることによって行う。以上のようにしてチタン/窒化チタンの積層したチタン系バリアメタル膜6bが形成される。

【0011】次にタングステン層5を成膜する(図11 (a))。成膜時の原料ガスは、たとえばWF6を含むガスを用いる。タングステンの成膜は、通常、成長核形成工程と、バルクタングステン膜成長工程の2段階で行われる。

【0012】まず、成長核形成工程を行う。成膜に際し、成長ガスは $WF_6$ 、 $SiH_4$ およびArの混合ガスを用い、成膜温度(基板温度)は約450℃とした。この条件で、所定膜厚のタングステン膜が成長した後、いったんガスの供給を止めて成長核形成工程を終了する。

【0013】引き続いて、 $WF_6$ と $H_2$ を成膜チャンバに供給して、バルクタングステン膜を成長させ、ホール内部を埋め込む。この反応は、通常、核成長工程よりも膜の成膜速度が速い $H_2$ 還元条件で行われる。成長ガスは $WF_6$ 、 $H_2$ および $A_r$ の混合ガスを用い、成膜温度(基板温度)は約450℃とした。この成膜により、スルーホール内部はタングステンで埋め込まれる。次いでCMPによりタングステン膜を研磨することにより、スルーホールにのみタングステン膜5を残す。以上によりタングステンプラグが形成される(図11(b))。

【0014】次に、シリコン酸窒化膜13およびシリコン酸化膜1dを成膜した後、これらの膜中に配線溝18を形成し(図12(a))、その内部を埋め込むように、TaおよびTaNがこの順で積層したタンタル系バリアメタル膜4bおよび銅膜5bをこの順で形成する(図12(b))。その後、CMPを行い、上部銅配線を形成する(図12(c))。以上のようにして、銅配線およびタングステンプラグを備えた半導体装置が完成する。

[0015]

【発明が解決しようとする課題】しかしながら上記従来技術は、図2において、タングステン膜3bと銅膜5aとの間の領域において、チタン系バリアメタル膜6bが変質し、さらに、チタン系バリアメタル膜6bが変質し、さらに、チタン系バリアメタル膜6bが変質が最近にあれているとが銅膜5aの腐食が起こるという問題を有していた。このようなバリアメタル膜の変質および銅膜の腐食が起こることは、これまであまり認識されていなかったが、本発明者の検討により、このような現象が起こっていることが確認された。かかる現象が発生する理由は、チタン系材料と銅とが反応を起こしやすいことによるものである。通常の成膜プロセスを採用した場合、チタン系材料と銅が過剰に、かつ急激に反応し、その結果、バリアメタル膜の変質および銅膜の腐食が生じるのである。このことから、上記従来技術は以下の課題を有していた。

【0016】第一の課題は、タングステン膜3bと銅膜5aとの間の領域においてエレクトロマイグレーション耐性が低下することである。バリアメタル膜の変質部および銅膜の腐食部は、エレクトロマイグレーション耐性が低いからである。

【0017】第二の課題は、チタン系バリアメタル膜6bと銅膜5aとの間の界面で剥離が発生じやすいことである。バリアメタル膜の変質部はタングステン膜等との密着性に劣り、また、銅膜の腐食部はバリアメタル膜との密着性に劣るためである。このため、その後の成膜工程等における熱履歴を受けた際や、チップを形成後のワイヤボンディング工程において、接続孔と銅配線との間の領域にストレスがかかり剥離が生じやすくなるのである。

【0018】第三の課題は、チタン系バリアメタル膜6 bと銅膜5aとの間の界面でコンタクト抵抗が増大する とともに、銅配線の配線抵抗が増大することである。これは、バリアメタル膜の変質部および銅膜の腐食部の電 気的抵抗が高いことによるものである。

【0019】以上述べたように、従来技術においては、 銅配線と接続プラグとの界面において、エレクトロマイ グレーション耐性が低下し、剥離が発生しやすくなり、 さらに、コンタクト抵抗や配線抵抗が増大するという課 題を有していた。

【0020】上記課題は、以下のプロセス上の理由により、一層顕著となる。図3(c)のようにシリコン酸窒化膜12を除去するエッチングの終了後、通常、エッチング残査をアミン含有液等のレジスト剥離液により除去するというプロセスが行われる。ところがこのような処理を行うと、銅膜の露出面が酸化乃至変質し、バリアメタル膜と銅膜との密着性が一層低下することとなる。すなわち、バリアメタル膜材料と銅との反応による密着性の低下にくわえ、剥離液による密着性の低下も生じることとなる。このため、上記プロセスを採用した場合には、エレクトロマイグレーション耐性の低下、剥離の発

生、コンタクト抵抗や配線抵抗の上昇といった問題が、 より顕著となる。

【0021】また、素子の微細化に伴い現在では銅膜の薄膜化が進みつつあり、バリアメタル膜と銅膜とのコンタクト抵抗や配線抵抗がわずかに増大したとしても、素子の高速動作性が著しく阻害されることとなる。したがって、バリアメタル膜と銅膜との密着性の低下により引き起こされる抵抗増大の問題は、銅膜を薄膜化した場合、たとえば膜厚300nm以下とした場合、特に顕著となる。

【0022】本発明は、上記事情に鑑みなされたものであって、銅配線とその上部に形成される接続プラグとの間の界面の密着性を高め、エレクトロマイグレーション耐性の向上、密着性の向上、およびコンタクト抵抗や配線抵抗の低減を図ることを目的とする。

#### [0023]

【課題を解決するための手段】上記課題を解決する本発明によれば、半導体基板上に、銅系金属からなる配線層と、該配線層の上面に接して形成された接続プラグとを備えた半導体装置であって、前記接続プラグは、導電膜と、該導電膜の側面および底面を覆うバリアメタル膜とからなり、前記導電膜の底面を覆うバリアメタル膜と前記配線層との間に、前記バリアメタル膜の材料および前記銅系金属が反応してなる合金層を有することを特徴とする半導体装置が提供される。

【0024】本発明の半導体装置は、バリアメタル膜材料および銅系金属が反応してなる合金層により配線層と接続プラグとの間の密着性を著しく改善し、エレクトロマイグレーション耐性の向上、密着性の向上、およびコンタクト抵抗や配線抵抗の低減を実現するものである。

【0025】従来、バリアメタル膜を構成するチタン系材料と銅が反応して合金層を形成することに関しては、ほとんど認識されていなかった。したがって、合金層形成の反応を適切に制御することによって接続プラグと配線層との密着性が向上させることや、合金層形成の反応を適切に制御する具体的方法については、ほとんど検討されていなかった。本発明者はこれらの点について種々の検討を行った結果、合金層を層厚制御性良く形成することによって配線層と接続プラグとの間の密着性を効果的に改善できることを見出し、本発明に到達したものである。

【0026】本発明者の検討によれば、バリアメタル膜の材料および銅が反応してなる合金層は、バリアメタル膜および銅配線の表面近傍を反応場として、バリアメタル膜材料と銅が反応することによって形成される。ここで、単に合金層を形成することのみでは配線層と接続プラグとの間の密着性を充分に高めることはできず、銅配線上に、合金層およびバリアメタル膜がこの順で積層した構成とすることが重要となる。すなわち、接続プラグを構成する導電膜の下部におけるバリアメタル膜の一部

が未反応層として残存していることが重要となる。この 点について図13を参照して説明する。

【0027】図13において、シリコン酸化膜41中 に、バリアメタル膜42を介して銅膜43が埋め込まれ た銅配線層が形成されている。その上にシリコン酸化膜 44が設けられ、銅配線の上面と接続する層間接続孔が 形成されている。層間接続孔は、バリアメタル膜46お よびタングステン膜47からなっている。バリアメタル 膜材料と銅が過剰に反応すると、図13(b)のよう に、タングステン膜47と合金層45が直接接する構造 となる。タングステン膜47と合金層45の密着性は良 好でないため、上記のような構造となると、エレクトロ マイグレーション耐性や界面剥離、コンタクト抵抗や配 線抵抗増大の問題を解決することは困難である。そこで 本発明の半導体装置は、配線層と、導電膜の底面を覆う バリアメタル膜との間に、バリアメタル膜の材料および 銅が反応してなる合金層を有するものとし、銅系金属、 合金層およびバリアメタル膜がこの順で積層した構成と している。すなわち図13(a)のように、タングステ ン膜47と合金層45の間に、バリアメタル膜46が介 在した構成としている。このような構成としているた め、銅系金属からなる配線層と、その上部に形成された 接続プラグとの間の密着性を向上させることができ、そ の結果、エレクトロマイグレーション耐性の向上、密着 性の向上、およびコンタクト抵抗や配線抵抗の低減を実 現することができるのである。

【0028】以上のように、本発明は、バリアメタル膜の一部を未反応層として残しつつ密着性向上に寄与する合金層を形成し、合金層とバリアメタル膜末反応層が積層した構造を有している。このような構造は、バリアメタル膜の膜厚や成膜方法を考慮しつつ、接続プラグを構成する導電膜の成膜温度を適切に選択することによって実現できる。

【0029】さらに本発明によれば、以下のように、上 記構成の半導体装置を製造する方法が提供される。

【0030】すなわち本発明によれば、半導体基板上に、銅系金属からなる配線層を形成する工程と、該配線層上に絶縁膜を形成した後、該絶縁膜中に、前記配線層に達する接続孔を設ける工程と、全面にチタンを含むバリアメタル膜を成膜した後、該バリアメタル膜上に、前記接続孔を埋め込むように導電膜を成膜する工程と、化学的機械的研磨またはエッチバックを行い、前記接続孔を埋め込むように導電膜を成膜する工程と、化学的機械的研磨またはエッチバックを行い、前記接続孔にのみ前記導電膜を残す工程とを含み、前記導電膜を成膜する工程において、導電膜の成膜と同時にバリアメタル膜の一部を前記銅系金属と反応せしめ、前記接続孔の底部に、銅系金属およびチタンが反応してなる合金層とバリアメタル膜の未反応層とがこの順で積層した構造を形成することを特徴とする半導体装置の製造方法、が提供される。

【0031】チタン系材料は銅に対する反応性がきわめ

て高い。したがって、接続プラグ材料としてタングステンを用いた場合、従来のタングステン成膜プロセスでは、バリアメタル膜を構成するチタン系材料と銅が過剰に反応してしまい、タングステンプラグ下部のチタン系材料がすべて反応し尽くしてしまう。その上、チタン系材料と銅が急激に反応するため、界面密着性の向上に寄与するような良好な膜質の反応層を得ることは困難であった。この点、本発明によれば、接続孔の底部に、銅系金属およびチタンが反応してなる合金層とバリアメタル膜とがこの順で積層した構造を形成しているため、配線層と接続プラグとの間の密着性を充分に高めることができる。

【0032】また本発明によれば、半導体基板上に、銅系金属からなる配線層を形成する工程と、該配線層上に 絶縁膜を形成した後、該絶縁膜中に、前記配線層に達す る接続孔を設ける工程と、全面に、タンタルを含むバリ アメタル膜を成膜した後、該バリアメタル膜上に、前記 接続孔を埋め込むように導電膜を成膜する工程と、化学 的機械的研磨またはエッチバックを行い、前記接続孔に のみ前記導電膜を残す工程とを含み、前記導電膜を成膜 する工程において、導電膜の成膜と同時にバリアメタル 膜の一部を前記銅系金属と反応せしめ、前記接続孔の底 部に、銅系金属およびタンタルが反応してなる合金層と バリアメタル膜の未反応層とがこの順で積層した構造を 形成することを特徴とする半導体装置の製造方法、が提 供される。

【0033】この発明は、バリアメタル膜としてタンタ ル系材料を用いたものである。従来、タングステンプラ グのバリアメタル膜材料としては、チタン系材料が広く 利用されていた。しかしながら、チタンは銅との反応性 が高く、合金層形成反応を高精度に制御することが困難 な場合がある。たとえば、チタンをスルーホール内に成 膜する際、ホール底部のチタン系膜の膜厚を充分に厚く できず、膜厚が薄くなることがある。このような場合、 チタン系膜が合金層形成反応に消費され尽くしてしまい 易くなり、合金層とバリアメタル膜とがこの順で積層し た構造を実現することが困難となりやすい。この点、バ リアメタル膜材料としてタンタル系材料を用いれば、合 金層形成反応の進行が緩やかなため、反応制御を高精度 に行うことができ、比較的容易に、合金層とバリアメタ ル膜とがこの順で積層した構造を実現できる。さらに、 タンタルと銅が反応してなる合金層は、チタンと銅から なる合金層と比較して、機械的強度や他の膜との密着性 に優れるため、エレクトロマイグレーション耐性の向 上、剥離耐性の向上、およびコンタクト抵抗や配線抵抗 の低減の効果が一層顕著となる。

【0034】上記発明に係る半導体装置の製造方法は、いずれも、導電膜を成膜する工程において、タングステン膜の成膜と同時にバリアメタル膜の一部を前記銅系金属と反応せしめ、接続孔の底部に、銅系金属およびバリ

アメタル膜材料が反応してなる合金層とバリアメタル膜 とがこの順で積層した構造を形成するものである。この ような積層構造は、合金層形成反応を好適に制御するこ とによって得ることができる。

【0035】合金層形成反応の制御は、バリアメタル膜の膜厚および成膜方法や、接続プラグを埋め込む導電膜(タングステン等)の成膜条件等を適切に選択することによって行うことができるが、特に、バリアメタル膜原によって行うことができるが、特に、バリアメタル膜の膜厚および成膜方法を考慮し、かかる膜厚に応じて最適な導電膜成膜温度を選択することが重要となる。合金層形成反応は、主として導電膜成膜時に進行するからできる。ここで、導電膜形成後の他の工程における熱処理条件によって合金層形成反応を制御することも考えられるが、これでは、合金層の層厚を高精度に制御することは困難である。本発明者の検討によれば、合金層の層度を高精度に制御するためには、バリアメタル膜成膜後、その上にタングステン等の導電膜を形成する際の成膜温制御性良く合金層を形成できることが確められている。

【0036】ここで、導電膜を形成する際の成膜温度とは、「接続孔を埋め込むように導電膜を成膜する工程」における成膜温度であり、たとえばタングステンを導電膜材料として用いる場合においては、バルクタングステン膜の成膜温度をいう。一般に、スルーホール内のタングステン膜の成膜は、核成長のためのタングステン成膜工程と、ホール内を埋め込むバルクタングステンの成膜工程の2段階の工程により行われる。ここで、合金層形成のための反応を制御し、その層厚を良好に制御するためには、バルクタングステン成膜工程における成膜温度が重要となる。

【0037】なお、本発明における銅系金属膜とは、銅を主成分とする膜であり、銅含有率が90重量%以上の膜をいう。また、本発明における導電膜としては、たとえばタングステン膜を用いることができる。

[0038]

【発明の実施の形態】図6は、銅配線を積層した多層配線構造の一例を示す断面図である。シリコン基板20上に、ゲート電極22、拡散層21などからなるMOSトランジスタが形成されている。このMOSトランジスタを埋め込むように絶縁膜25が形成されている。絶縁膜25か形成されている。絶縁膜25中には、拡散層21と接続するタングステンプラグ23が設けられており、その上部に銅配線24が形成されている。銅配線24を含む層の上部には、同様の構成からなる銅配線層が積層され、最上部にパッシベーション膜29が設けられている。以下、図6における点線囲み部の構造を例にとって、本発明の好ましい実施形態について説明する。

【0039】図1は、図6の点線囲み部の構造を示す断面図であり、本発明の好ましい実施形態を示す例である。図1(a)は、接続プラグのバリアメタル膜材料と

して、タンタル系材料を用いた例である。図に示す構造 では、不図示の半導体基板上に、シリコン酸化膜1a、 シリコン酸窒化膜11、シリコン酸化膜1b、シリコン 酸窒化膜12、シリコン酸化膜1c、シリコン酸窒化膜 13、およびシリコン酸化膜1dがこの順で積層してい る。シリコン酸化膜1 a 中には、半導体基板の拡散層に 接続するコンタクトプラグが形成されている。コンタク トプラグは、タンタル系バリアメタル膜2aおよびタン グステン膜3aにより構成されている。シリコン酸化膜 1 b中には、上記コンタクトプラグの上面と接続する第 一の銅配線が形成されている。第一の銅配線は、タンタ ル系バリアメタル膜4 a および銅膜5 a により構成され ている。シリコン酸化膜1 c 中には、第一の銅配線の上 面と接続する層間接続孔が形成されている。層間接続孔 は、タンタル系バリアメタル膜2bおよびタングステン 膜3bにより構成されている。シリコン酸化膜1d中に は、層間接続孔の上面と接続する第二の銅配線が形成さ れている。第二の銅配線は、タンタル系バリアメタル膜 4 b および銅膜 5 b により構成されている。

【0040】図1(b)は、接続プラグのバリアメタル 膜材料としてタンタル系材料を用いた例である。図に示 す構造では、不図示の半導体基板上に、シリコン酸化膜 1 a、シリコン酸窒化膜11、シリコン酸化膜1b、シ リコン酸窒化膜12、シリコン酸化膜1c、シリコン酸 窒化膜13、およびシリコン酸化膜1dがこの順で積層 している。シリコン酸化膜1a中には、半導体基板の拡 散層に接続するコンタクトプラグが形成されている。コ ンタクトプラグは、Ti/TiNからなるバリアメタル 膜6aおよびタングステン膜3aにより構成されてい る。シリコン酸化膜1b中には、上記コンタクトプラグ の上面と接続する第一の銅配線が形成されている。第一 の銅配線は、タンタル系バリアメタル膜4aおよび銅膜 5 a により構成されている。シリコン酸化膜1 c 中に は、第一の銅配線の上面と接続する層間接続孔が形成さ れている。層間接続孔は、チタン系バリアメタル膜6 b およびタングステン膜3bにより構成されている。シリ コン酸化膜1 d 中には、層間接続孔の上面と接続する第 二の銅配線が形成されている。第二の銅配線は、タンタ ル系バリアメタル膜4 b および銅膜5 b により構成され ている。

【0041】上記の例において、合金層10や合金層17の層厚の下限は、好ましくは1nm以上とする。このようにすれば、合金層を連続層として形成でき、エレクトロマイグレーション耐性および密着性をより顕著に改善し、コンタクト抵抗や配線抵抗を一層低減することができる。また、合金層の層厚の上限は特にないが、タングステン膜3bと銅膜5aとの間のバリアメタル膜が介在する形態となっていることが重要である。すなわち、タンタル系バリアメタル膜2bあるいはチタン系バリアメタル膜6bが、合金層形成のための反応に消費し尽く

されていないことが重要である。図1の例では、いずれもタングステン膜3bと合金層との間にバリアメタル膜が介在する形態となっている。

【0042】本発明における第一の配線層、すなわち、 図1における銅膜5aの厚みは、好ましくは350nm 以下、より好ましくは300nm以下とする。下限につ いては特に制限はないが、たとえば、50nm以上とす る。配線層の厚みが厚すぎると隣接配線間の寄生容量が 大きくなってクロストークが発生し、高速動作の実現が 困難となる。銅配線を用いる主目的は、従来のアルミ配 線よりも高速動作を実現することにあるが、このような 利点を得るためには、膜厚350nm以下、特に300 nm以下とすることが望ましい。ところが、銅配線の膜 厚を薄くした場合、銅配線層全体に対する腐食層の厚み が相対的に大きくなり、銅表面の腐食による配線抵抗の 増大が特に問題となる。本発明によれば、このような腐 食を効果的に防止できるので、銅配線の膜厚を薄くして 高速動作を実現するとともに上記配線抵抗の増大の問題 も解決できる。

[0043]

#### 【実施例】実施例1

本実施例は、接続孔のバリアメタル膜材料として、タンタル系材料を用いた例である。以下、図1 (a) の配線構造の製造方法について、図3~5を参照して説明する。

【0044】図3(a)は、コンタクトプラグおよび銅配線を形成した段階の工程断面図である。まず図3

(a) の状態に至るまでの工程について説明する。はじ めに、トランジスタ等の素子を形成したシリコン基板 (不図示) 上にシリコン酸化膜1aを成膜した後、ドラ イエッチングによりコンタクトホールを形成し、その内 部を埋め込むようにタンタル系バリアメタル膜2aおよ びタングステン膜3aをこの順で形成した。その後、C MPによる平坦化を行い、タングステンプラグを形成し た。次に、シリコン酸窒化膜11、シリコン酸化膜1b を成膜後、配線溝を形成し、その内部を埋め込むよう に、TaおよびTaNがこの順で積層したタンタル系バ リアメタル膜4a (膜厚15nm) および銅膜5a (膜 厚300nm)をこの順で形成した。その後、CMPに よる平坦化を行い、銅配線を形成した。次に、シリコン 酸窒化膜12 (膜厚50nm)、シリコン酸化膜1 c (膜厚700nm)を成膜後、その上に、所定形状にパ ターニングされたレジスト膜15を設けた。こうして、 図3(a)の状態となる。

【0045】つづいて、フルオロカーボン系のガスを用いてシリコン酸窒化膜 12が露出するまでドライエッチングを行い、図 3 (b) のようにスルーホールを形成した。ホール径は約0.  $2\mu$ mとした。つづいて、酸素プラズマアッシングによりレジスト膜 15を除去した後、アミン含有レジスト剥離液を用いたウエット処理によ

り、レジスト残渣を除去した。

【0046】次に、上述のエッチングとエッチングガスを変え、シリコン酸窒化膜12のエッチングを行い、銅膜5aの上面を露出させた(図3(c))。ついで、アミン含有レジスト剥離液を用いたウエット処理により、レジスト残渣を除去した。

【0047】次いで、反応性スパッタリング法により、 基板全面に窒化タンタルからなるタンタル系バリアメタ ル膜2b (平坦部膜厚15nm)を形成した。

【0048】続いて、バルクタングステン膜(ブランケットタングステン膜)成長のための核となるタングステン微結晶をホール内表面に薄く低圧CVD法で成長した。成膜に際し、成長ガスは $WF_6$ 、 $SiH_4$ およびArの混合ガスを用い、成膜温度(基板温度)は約420 C

【0049】この条件で、約50nmのタングステン膜が成長した後、いったんガスの供給を止めて成長核形成工程を終了した。

【0050】引き続いて、 $WF_6$ と $H_2$ を成膜チャンバに 供給して、バルクタングステン膜を成長させ、ホール内 部を埋め込んだ。この反応は、核成長工程よりも膜の成 膜速度が速い $H_2$ 還元条件で行った。成長ガスは $WF_6$ 、  $H_2$ およびAr の混合ガスを用い、成膜温度(基板温 度)は約460 C とした。

【0051】以上のようにして、タングステン膜3bの成膜を行った。膜厚は400nmとした。ここまでの工程を終了した状態を図4(a)に示す。

【0052】次に、スルーホール外部に成膜されている不要なタングステン膜3bおよびタンタル系バリアメタ

ル膜2bをCMPにより除去し、ホール内部にのみタン グステン膜3b等を残すようにした(図4(b))。

【0053】その後、シリコン酸窒化膜13、シリコン酸化膜1dを成膜後、ドライエッチングにより配線溝を形成し(図5(a))、その内部を埋め込むように、TaおよびTaNがこの順で積層したタンタル系バリアメタル膜4bおよび銅膜5bをこの順で形成した(図5

(b))。その後、CMPによる平坦化を行い、銅配線を形成した(図5(c))。

【0054】以上のようにして、銅配線が2層に形成された多層配線構造を形成した。その後、上述した工程を繰り返すことにより、3層以上の多層配線とすることができる。

【0055】上記の工程により作製した2層配線構造を 形成した後、その断面についてSEM(走査型電子顕微 鏡)による観察を行い、さらに元素分析を行った。図1 6に断面部SEM写真を示す。

【0056】図16において、\*7が図1(a)における銅膜5a、\*6がタンタル系バリアメタル膜2bであり、\*4および\*5が、銅およびタンタルが反応してなる合金層10である。

【0057】さらに、図16における\*4~\*7の箇所について、蛍光X線による元素分析を行った結果を図17~図20に示す。図17は\*4(point4)、図18は\*5(point5)、図19は\*6(point6)、図20は\*7(point7)における分析結果である。各ポイントにおける分析結果を表1に示す。

[0058]

#### 【表1】

図	ポイント	検出ビーク	層の特定
図17	point 4	Cu, Ta	合金層 (図1 (a) 中の合金層10)
図18	point 5	Cu. Ta	合金層(図1(a)中の合金層10)
⊠ 19	point 6	Та	TaN 層 (図 1 (a)中のタンタル系パリアメタ ル膜 2 b)
<b>2</b> 20	point 7	Cu	Cu層 (図1 (a) 中の銅膜5a)

【0059】以上のように、本実施例で作製された配線構造は、①TaN層とCu層との間に両者が反応してなる合金層が形成されていること、②TaN層が合金層形成反応のために消失してはおらず、TaN層が残存していること、がわかる。すなわち、本実施例の配線構造は、銅系金属、合金層およびバリアメタル膜がこの順で積層した構成となっている。

#### 【0060】実施例2

バリアメタル膜2 bを、タンタルおよび窒化タンタルがこの順で積層した膜としたこと以外は実施例1と同様のプロセスを経て、4層の銅配線からなる多層配線を形成した。ここで、タンタルおよび窒化タンタルの平坦部(ホール外の基板表面)における膜厚はそれぞれ10 nmとした。得られた多層配線は、エレクトロマイグレーション耐性に優れており、剥離などの問題も生じなかっ

た。

# 【0061】実施例3

本実施例は、接続孔のバリアメタル膜材料として、チタン系材料を用いた例である。以下、図1 (b) の配線構造の製造方法について、図7~9を参照して説明する。

【0062】図7(a)は、コンタクトプラグおよび銅配線を形成した段階の工程断面図である。まず図7

(a) の状態に至るまでの工程について説明する。はじめに、トランジスタ等の素子を形成したシリコン基板

(不図示)上にシリコン酸化膜1 a を成膜した後、ドライエッチングによりコンタクトホールを形成し、その内部を埋め込むようにバリアメタル膜6 a およびタングステン膜3 a をこの順で形成した。その後、CMPによる平坦化を行い、タングステンプラグを形成した。次に、シリコン酸窒化膜11、シリコン酸化膜1bを成膜後、

配線溝を形成し、その内部を埋め込むように、TaおよびTaNがこの順で積層したタンタル系バリアメタル膜4aおよび銅膜5aをこの順で形成した。その後、CM Pによる平坦化を行い、銅配線を形成した。次に、シリコン酸窒化膜12、シリコン酸化膜1cを成膜後、その上に、所定形状にパターニングされたレジスト膜15を設けた。こうして、図7(a)の状態となる。

【0063】つづいて、フルオロカーボン系のガスを用いてシリコン酸窒化膜12が露出するまでドライエッチングを行い、図7(b)のようにスルーホールを形成した。ホール径は約0.2μmとした。つづいて、酸素プラズマアッシングによりレジスト膜15を除去した後、アミン含有レジスト剥離液を用いたウエット処理により、レジスト残渣を除去した。

【0064】次に、上述のエッチングとエッチングガスを変え、シリコン酸窒化膜12のエッチングを行い、銅膜5aの上面を露出させた(図7(c))。ついで、アミン含有レジスト剥離液を用いたウエット処理により、レジスト残渣を除去した。

【0065】次いで、反応性スパッタリング法により、 基板全面にチタン/窒化チタンの積層したチタン系バリ アメタル膜6b(平坦部膜厚15nm)を形成した。

【0066】続いて、バルクタングステン膜(ブランケットタングステン膜)成長のための核となるタングステン微結晶をホール内表面に薄く低圧CVD法で成長した。成膜に際し、成長ガスは $WF_6$ 、 $SiH_4$ およびArの混合ガスを用い、成膜温度(基板温度)は約380 とした。

【0067】この条件で、約50nmのタングステン膜が成長した後、いったんガスの供給を止めて成長核形成工程を終了した。

【0068】引き続いて、 $WF_6$ と $H_2$ を成膜チャンバに 供給して、バルクタングステン膜を成長させ、ホール内 部を埋め込んだ。この反応は、核成長工程よりも膜の成 膜速度が速い $H_2$ 還元条件で行った。成膜に際し、成長 ガスは $WF_6$ 、 $SiH_4$ およびArの混合ガスを用い、成 膜温度(基板温度)は約380℃とした。

【0069】以上のようにして、タングステン膜3bの成膜を行った。ここまでの工程を終了した状態を図8 (a)に示す。

【0070】次に、スルーホール外部に成膜されている不要なタングステン膜3bおよびチタン系バリアメタル膜6bをCMPにより除去し、ホール内部にのみタングステン膜3b等を残すようにした(図8(b))。

【0071】その後、シリコン酸窒化膜13、シリコン酸化膜1dを成膜後、ドライエッチングにより配線溝を形成し(図9(a))、その内部を埋め込むように、TaおよびTaNがこの順で積層したタンタル系バリアメタル膜4bおよび銅膜5bをこの順で形成した(図9(b))。その後、CMPによる平坦化を行い、銅配線

を形成した(図9(c))。

【0072】以上のようにして、銅配線が2層に形成された多層配線構造を形成した。その後、上述した工程を繰り返すことにより、銅配線が5層積層した多層配線を得た。このようにして得られた多層配線構造は、エレクトロマイグレーション耐性に優れており、剥離などの問題も生じなかった。

【0073】以上の実施例においては、タングステン接続プラグのバリアメタル膜を等方性スパッタリング法により形成したが、異方性スパッタリング法を用いることもできる。この場合、スルーホール底部のバリアメタル膜の薄膜化を防止し、バリアメタル膜未反応層を好適に残存させることができるという利点が得られる。

【0074】素子が微細化し、スルーホール径が小さく なり、たとえば0. 18μm以下のホール径となると、 バリアメタル膜の膜厚も薄くせざるを得ない。ところが ホール底部においては、バリアメタル膜の厚みが平坦部 に比べて一般に薄くなる。一方、バリアメタル膜未反応 層を好適に残存させるためには、ホール底部のバリアメ タル膜をたとえば10nm以上の膜厚とすることが望ま しい。以上のことから、基板垂直方向への指向性の高い 異方性スパッタリング法を用いれば、ホール側壁のバリ アメタル膜を薄くしつつホール底部のバリアメタル膜を 厚くすることが可能となり、本発明の構造、すなわち、 合金層とバリアメタル膜未反応層が積層した構造を好適 に形成することが可能となる。異方性スパッタリング法 の具体的方法としては、コリメートスパッタ、ロングス ロースパッタ、およびイオンメタルプラズマ法等を用い ることができる。

# 【0075】参考例1

シリコン基板上にめっき法により膜厚300nmの銅膜を形成した後、その上に膜厚15nmのバリアメタル膜を形成した。バリアメタル膜材料については、窒化タンタルを用いたものと、窒化チタンを用いたものを用意した。これらの成膜は、反応性スパッタリング法により行った。バリアメタル膜を成膜後、図14に示す種々の温度でタングステン成膜を行った。成膜方法はCVD法とし、膜厚は400nm程度とした。銅膜、バリアメタル膜およびタングステン膜の成膜条件は、実施例1および実施例2と同様である。

【0076】以上のようにして作製した積層膜の断面を SEMにより観察し、合金層の層厚を測定した。結果を 図14に示す。

【0077】合金層が、タングステン膜と銅膜の間の密着性を向上させる役割を果たすには、合金層が連続層として形成されることが重要である。合金層が連続層として形成されるには、層厚を1nm以上とすることが望ましい

【0078】一方、バリアメタル膜としての機能を維持するためには、バリアメタル膜の膜厚が成膜時の厚みの

40%程度残存していることが望ましい。本参考例の場合ではバリアメタル膜の成膜時の膜厚が15nmであることから、合金層の厚みが9nm以下であれば、バリアメタル膜の機能が維持され、タングステン膜との密着性の低下を防止できる。

【0079】以上のことから、バリアメタル膜の膜厚を15nmとする本参考例においては、合金層の厚みの下限は、1nm以上であることが好ましい。一方、上限については、9nm以下であることが好ましい。このような範囲の合金層とするためには、成膜温度を以下のように設定することが好ましい。すなわち、チタン系バリアメタル膜においては、好ましくは350 $^{\circ}$ 以上、より好ましくは360 $^{\circ}$ 以上とし、好ましくは420 $^{\circ}$ 以下、より好ましくは400 $^{\circ}$ 以下とする。タンタル系バリアメタル膜においては、好ましくは400 $^{\circ}$ 以下、より好ましくは420 $^{\circ}$ 以下とする。

#### 【0080】参考例2

シリコン基板表面にめっき法により銅膜(膜厚500nm)を形成した後、その上に膜厚30nmのバリアメタル膜を形成した。バリアメタル膜材料は、窒化タンタルを用いたものと、窒化チタンを用いたものを用意した。これらの成膜は、反応性スパッタリング法により行った。銅膜、バリアメタル膜の成膜条件は、実施例1および実施例2と同様である。バリアメタル膜を成膜後、図15に示す種々の温度で熱処理を行った。その後、バリアメタル膜上にエポキシ樹脂製のパッドを介して引っ張り試験器の可動部と接続し、基板を固定して引っ張り試験を行った。結果を図12に示す。この結果から、本参考例においては、チタン系バリアメタル膜では、約350℃以上、タンタル系バリアメタル膜では、約420℃以上とすることにより、密着性が顕著に向上することが明らかになった。

#### [0081]

【発明の効果】以上説明したように本発明によれば、銅系金属からなる配線層とバリアメタル膜との間に、バリアメタル膜材料および銅系金属が反応してなる合金層を設けているため、配線層とバリアメタル膜の界面の密着性が向上し、これにより、エレクトロマイグレーション耐性の向上、密着性の向上、およびコンタクト抵抗や配線抵抗の低減を実現することができる。

#### 【図面の簡単な説明】

- 【図1】本発明の半導体装置の断面図である。
- 【図2】従来の半導体装置の断面図である。
- 【図3】本発明の半導体装置の製造方法を示す工程断面 図である。
- 【図4】本発明の半導体装置の製造方法を示す工程断面 図である。
- 【図5】本発明の半導体装置の製造方法を示す工程断面 図である。


- 【図6】多層銅配線構造の概略断面図である。
- 【図7】本発明の半導体装置の製造方法を示す工程断面 図である。
- 【図8】本発明の半導体装置の製造方法を示す工程断面 図である。
- 【図9】本発明の半導体装置の製造方法を示す工程断面 図である。
- 【図10】従来の半導体装置の製造方法を示す工程断面 図である。
- 【図11】従来の半導体装置の製造方法を示す工程断面 図である。
- 【図12】従来の半導体装置の製造方法を示す工程断面 図である。
- 【図13】合金層の形態を説明するための断面図である。
- 【図14】タングステン成膜温度と合金層の厚みの関係を示す図である。
- 【図15】銅とバリアメタル膜との間の密着性に及ぼす 熱処理温度の影響を示す図である。
- 【図16】銅膜とバリアメタル膜との界面における合金層の存在を示す図である。
- 【図17】銅膜とバリアメタル膜との界面における蛍光 X線分析結果を示す図である。
- 【図18】銅膜とバリアメタル膜との界面における蛍光 X線分析結果を示す図である。
- 【図19】銅膜とバリアメタル膜との界面における蛍光 X線分析結果を示す図である。
- 【図20】銅膜とバリアメタル膜との界面における蛍光 X線分析結果を示す図である。

#### 【符号の説明】


- 1a、1b、1c シリコン酸化膜
- 2 a 、2 b タンタル系バリアメタル膜
- 3 a 、3 b タングステン膜
- 4 a 、4 b タンタル系バリアメタル膜
- 5 a 、 5 b 銅膜
- 6a、6b チタン系バリアメタル膜
- 10 合金層
- 11 シリコン酸窒化膜
- 12 シリコン酸窒化膜
- 13 シリコン酸窒化膜
- 15 レジスト膜
- 16 スルーホール
- 17 合金層
- 18 配線溝
- 20 シリコン基板
- 21 拡散層
- 22 ゲート電極
- 23 タングステンプラグ
- 24 銅配線
- 25 絶縁膜


# 29 パッシベーション膜

【図1】





【図2】







【図3】











【図4】














フロントページの続き

F ターム(参考) 5F033 HH11 HH21 HH32 JJ12 JJ18 JJ19 JJ19 JJ19 JJ19 JJ21 JJ32 JJ33 KK01 KK11 KK21 KK32 MM01 MM12 MM13 NN06 NN07 PP04 PP06 PP16 PP21 PP22 QQ08 QQ09 QQ11 QQ31 QQ37 QQ48 QQ69 RR04 RR08 XX05 XX09 XX13 XX18 XX25 XX27